CLIPPEDIMAGE= JP404061256A

PAT-NO: JP404061256A

DOCUMENT-IDENTIFIER: JP 04061256 A

TITLE: SEMICONDUCTOR INTEGRATED CIRCUIT

PUBN-DATE: February 27, 1992

INVENTOR-INFORMATION:

NAME

OZAKI, HIDEYUKI

ASSIGNEE-INFORMATION:

NAME COUNTRY

MITSUBISHI ELECTRIC CORP N/A

APPL-NO: JP02173532

APPL-DATE: June 28, 1990

INT-CL (IPC): H01L021/82; H01L027/04

US-CL-CURRENT: 257/528,257/531 ,257/532 ,438/396

ABSTRACT:

PURPOSE: To reduce the magnitude of overshoot or undershoot induced by oscillation by making variable inductance or capacitance having a signal wiring on a semiconductor substrate.

CONSTITUTION: If switches 26 to 28 are opened individually, an inductance component will work by inductance patterns 21 to 24 existing there while the switches 26 to 28 are closed individually. In the mean time, the inductance component by the inductance patterns 21 to 24 will be bypasses. In other words, the switches 26 to 28 are opened or closed individually in an arbitrary manner, it will be possible to change the inductance value

between a bonding pad 12 and an input buffer circuit 20, it is also possible to change the inductance value between a bonding pad 12 and an input buffer circuit 20 by the above arbitrary opening/closing action. It is also acceptable to use the capacitance component in place of the inductance component or it is possible to use both the components for the structure.

COPYRIGHT: (C) 1992, JPO&Japio

① 特許出願公開

◎ 公開特許公報(A) 平4-61256

⑤Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成4年(1992)2月27日

H 01 L 21/82 27/04

V L C

7514-4M 7514-4M 7514-4M

7638-4M H 01 L 21/82

P

審査請求 未請求 請求項の数 1 (全3頁)

会発明の名称 半導体集積回路

②特 願 平2-173532

20出 願 平2(1990)6月28日

@発明者 尾崎

英之

兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社北伊丹

製作所内

⑪出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

四代 理 人 弁理士 大岩 增雄 外2名

62E AEE -

1. 発明の名称

半導体集積回路

8. 存許請求の範囲

半導体集役回路において、外部からの信号が入力される入力端子のアルミ配線を折れまげるように配置されたインダクタンス案子、或は半導体集役回路と構成する複数の配線が上記インダクタンス案子或はキャパシタを短絡するためのスイッチング案子により形成し、入力インダクタンス値あるいは入力キャパシタを復を可変にできるような手段を有する半導体集役回路。

8. 発明の詳細な説明

〔産業上の利用分野〕

この発明は半導体集鉄回路の入力パップア回 路の構成法に関するものである

〔従来の技術〕

第3回は従来の半導体集積回路の構成を示す 模式上面図である。図中、山は半導体基板、(型) ~(8) は ボンディングパッド、(9) は A & 配線、WI は入力パッファ回路を示す。 図のように 半導体基板 (1) 上に ボンディングパッド(2)~(8) が形成され、ボンディングパッド(2)~(8) とパッケージのリード 森が A & 条等により 接続され、パッケージの 信号入力 端子と接続される。又、ボンディングパッド(2) からは A & 配線 (9) を介して入力パッファ回路 WO の入力端子に接続される。

次に動作について説明する。 A € 配銀(9)は当然イン ダクタンス成分及び評有容量を有しており、入力パツ フア回路四も入力容量を有している。

更には半導体集機回路が実装されるブリント基板の信号配線も停有インダクタンス及び呼音機 量を有している。第8回は第8回の半導体集機 回路のブリント基板上にかける実使用状態での 信号線の、停有容量、及び停有インダクタンス を等価的に示した回路図である。図にかいて(8) は A & 配線、岬は入力パンファ回路、岬は集機 回路である。図に示すの点より右は半導体集機 回路間、またの点より左はブリント基板側を示 T .

図のように、ブリント番板上配線、及び半導体基板上配線ともに固有のインダクタンス及び容量を有していると考えられる。

[発明が解決しようとする課題]

従来の半導体集機回路は以上のように構成されているので、ブリント基板上のある集機回路から信号が注目している集機回路に伝えられたとしたとき、この両者をつなく配線、及び注目している集機回路の Li C 収分により信号が"H"レベルから"L"レベル或は"L"から"H"レベルに変化した時信号波形に乱れが生じる。

との様子を朝 8 図に示す▲点および B 点について、信号放形を第 4 図に示す。図のように一般的には実線で示したようなオーバーシュート、アンダーシュート波形が必ず出現する。

そして、特にこの信号変化の高調改成分が信号 配線の固有の L. の成分と、たまたまその共振 制改数に合致した場合には第4図中の破線で示 したような大きなアンダーシュート或はオーバ

(実施例)

以下、この発明の一実施例を図について説明
する。第1図にかいてUDは半導体基板、U2~UB
はポンデイングパッド、UBは A & 配線、 OD は入
カバッフア回路を示す。又、211~WBは A & 配線
UBを折りまげて形成したインダクタパターンで
あり、その目的とするとである。四~WBはスインダクタンスを形成するとである。四~WBはスインダクターンの
はその間にあるインダクタンスの分がによるインダクタンスの分がによるインダクタンスの分がパインダクタンスの分がパイパスされるととになる。

即ち、スイッチ四〜四個々の開放収は明そくを任意に行うことによつてポンデイングパッドロと入力パッフア回路のの間のインダクタンス値をかえることができる。従つて興る図に示した Li,のインダクタンス値を変更でき、共振周波数と異なつた時定数に設定することにより信号

ーシュートを生じさせ、場合によつては半導体 集費回路に斟動作を生じさせる等の問題点があ つた。

この発明は上記のような問題点を解決するためになされたもので、上記の共振によるオーパーシュート、或はアンダーシュートの大きさを 低減する手段を有する半導体集積回路を得ることを目的とする

[繰騒を解決するための手段]

この発明に係る半導体集機回路は、半導体基板上の信号配線の有するインダクタンス或はキャパシタンスを可変にできるようにする。

〔作用〕

この発明による半導体集積回路は、実際のブリント基板上のインダクタンス成はキャパシタンス成分、及びその半導体集積回路に入力される他の半導体集積回路の出力信号の高調放収分により発生するオーバーシュート、アンダーシュートをユーザーにより低減することが可能に たる。

のオーパーシュート、 史はアンダーシュートを 軽減することができる。

又スイッチ四~四はアルミ工程のマスクによつて作つてもよく、又、MOSトランジスタ等の能効素子を用いてもよい。又、スイッチ四~四をヒューズで形成し、ユーザーが任意にこのヒューズの切断ができる(即ちブログラムできる)ように構成してもよい。

なか、上記実施例ではインダクタンス成分を 用いる場合で説明したが、キャバンタンス収分 でも良く、或は両者を用いて構成することも可 能である。

また、入力端子の入力インダクタンス値、あるいは入力キャパシタンス値を変える手段であればインダクタンス成分あるいはキャパシタンス成分によらなくてもよい。

[発明の効果]

以上のように、この発明によれば、半導体集 機回路の入力インダクタンス或は、キャパシタ ンスを可変にできるようにしたので、入力借号 の回路時定数によるオーバーシュート、アンダ ーシュートを低級できる効果がある。


4. 図面の簡単な説明

第1 図はこの発明の一実施例にかける半導体 装置の模式上面図、第8 図は、従来の半導体装 置の模式上面図、第8 図は第8 図の半導体集機 回路のブリント基板上にかける実使用状態での 信号線の等価回路図、第4 図は、第8 図に示す ▲点かよびB点にかける信号を示す皮形図である。


図にかいて、(1) は半導体基板、(2) ~ (5) はポンデイングパッド、(4) は A & 配線、(2) は入力パッファ回路、(2) ~ (4) はインダクタパターン、(2) ~ (2) はスイッチである。

なか、図中、同一符号は同一、又は相当部分 を示す。

代理人 大岩 增雄



11: 羊導体表44 12~18: ポッディン パッド 19: At 配 報 20: 入りパッファ 回 最各 2(~24: インブフラ パリーン 25~28: スイッケ



9:AE配線 10:入ガバッファ回路

